机读格式显示(MARC)

• 000 01085nam0 2200337 450

• 001 0000182721

• 005 20151016115421.0

• 010 __ |a 978-7-03-038782-0 |d CNY42.00

• 100 __ |a 20140702d2013 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a y z 000yy

• 106 __ |a r

• 200 1_ |a EDA技术实用教程 |9 EDA ji shu shi yong jiao cheng |e Verilog HDL版 |f 潘松，黄继业，潘明编著

• 205 __ |a 5版

• 210 __ |a 北京 |c 科学出版社 |d 2013

• 215 __ |a 14,386页 |d 26cm

• 300 __ |a “十二五”普通高等教育本科国家级规划教材

• 330 __ |a 本书介绍了EDA技术概述、FPGA与CPLD的结构原理、组合电路的Verilog设计、时序仿真与硬件实现、时序电路的Verilog设计等内容。

• 606 0_ |a 电子电路 |x 计算机辅助设计 |x 高等学校 |j 教材

• 606 0_ |a 电子电路

• 606 0_ |a 计算机辅助设计

• 610 0_ |a EDA

• 690 __ |a TN702.2 |v 5

• 701 _0 |a 潘松 |9 pan song |f (1953~) |4 编著

• 701 _0 |a 黄继业 |9 huang ji ye |4 编著

• 701 _0 |a 潘明 |9 pan ming |c (计算机应用) |4 编著

• 801 _0 |a CN |b 91MARC |c 20140702

• 905 __ |a WFKJXY |d TN702.2/4

• 906 __ |a WFKJXY |b TN702.2/4

• 920 __ |a 4370400 |z 1