机读格式显示(MARC)

• 000 01195nam 2200301 450

• 001 0000785206

• 005 20250819172900.0

• 010 __ |a 978-7-121-38766-1 |d CNY65.00

• 100 __ |a 20210318d2021 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a FPGA设计与Verilog HDL实现 |A FPGA she ji yu Verilog HDL shi xian |f 王金明编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2021

• 215 __ |a 316页 |c 图 |d 26cm

• 225 2_ |a 英特尔FPGA中国创新中心系列丛书 |A ying te er FPGA zhong guo chuang xin zhong xin xi lie cong shu

• 320 __ |a 有书目

• 330 __ |a 全书共12章, 主要内容包括: EDA技术概述, FPGA/CPLD器件的结构与配置, Quartus Prime集成开发工具, Verilog语法与要素、行为语句, 多层次结构电路的设计, 有限状态机设计, Verilog仿真, Verilog设计与实践等。

• 333 __ |a 普通高等教育“十三五”规划

• 410 _0 |1 2001 |a 英特尔FPGA中国创新中心系列丛书

• 606 0_ |a 可编程序逻辑阵列 |A ke bian cheng xu luo ji zhen lie |x 系统设计 |x 高等教育

• 606 0_ |a VHDL语言 |A VHDL yu yan |x 程序设计 |x 高等教育

• 690 __ |a TP332.1 |v 5

• 690 __ |a TP312.8VH |v 5

• 701 _0 |a 王金明 |A wang jin ming |4 编著

• 801 _0 |a CN |b WFKJXY |c 20250819

• 905 __ |a WFKJXY |d TP332.1/55