机读格式显示(MARC)

• 000 01240nam0 2200265 450

• 001 0000768173

• 005 20250620163700.0

• 010 __ |a 978-7-5689-4307-9 |d CNY39.80

• 100 __ |a 20240326d2024 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 500000

• 105 __ |a a a 000yy

• 106 __ |a r

• 200 1_ |a Xilinx FPGA原理及应用实例 |A Xilinx FPGA yuan li ji ying yong shi li |e 基于Zynq SoC和Vitis HLS |f 主编冯志宇, 管春, 胡蓉

• 210 __ |a 重庆 |c 重庆大学出版社 |d 2024

• 215 __ |a 206页 |c 图 |d 26cm

• 320 __ |a 有书目

• 330 __ |a 本书以目前流行的Xilinx Zynq-7000系列FPGA为平台, 以Verilog HDL和C/C++语言为基础, 结合作者多年的教学经验, 系统介绍了FPGA基础知识及ZYNQ架构、Verilog HDL语法规则、组合/时序逻辑电路一般设计方法、数字逻辑电路HDL设计、Zynq SoC嵌入式开发及Vitis HLS使用方法等内容。全书以PYNQ-Z2为开发平台, 以Vivado、Vitis和Vitis HLS为开发工具, 由浅入深、循序渐进, 通过多个设计实例, 让读者逐步掌握纯FPGA设计、SoC嵌入式开发以及HLSIP生成与优化等主流设计方法。

• 606 0_ |a 可编程序逻辑阵列 |A ke bian cheng xu luo ji zhen lie |x 系统设计

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 冯志宇 |A feng zhi yu |4 主编

• 701 _0 |a 管春 |A guan chun |4 主编

• 701 _0 |a 胡蓉 |A hu rong |4 主编

• 801 _0 |a CN |b WFKJXY |c 20250620

• 905 __ |a WFKJXY |d TP332.1/51