机读格式显示(MARC)

• 000 00935oam2 2200253 450

• 001 0000709100

• 005 20240718104200.0

• 010 __ |a 978-7-121-45725-8 |d CNY125.00

• 100 __ |a 20230703d2023 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a AMD FPGA设计优化宝典 |A AMD FPGAshe ji you hua bao dian |e 面向Vivado/SystemVerilog |f 高亚军编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2023

• 215 __ |a 432页 |c 图 |d 26cm

• 225 2_ |a EDA精品智汇馆 |A EDAjing pin zhi hui guan

• 330 __ |a 本书以Xilinx公司7系列FPGA、UltraScale/UltraScale+和Versal ACAP内部架构为基础，介绍了与之匹配的RTL代码风格(采用SytemVerilog语言)和基于Vivado的设计分析方法。

• 410 _0 |1 2001 |a EDA精品智汇馆

• 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 系统设计

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 高亚军 |A gao ya jun |4 编著

• 801 _0 |a CN |b WFKJXY |c 20240718

• 905 __ |a WFKJXY |d TP332.1/43