机读格式显示(MARC)

• 000 01634nam 2200325 450

• 001 0000843116

• 005 20250927152500.0

• 010 __ |a 978-7-111-78768-6 |d CNY119.00

• 100 __ |a 20250920d2025 em y0chiy50 ea

• 101 1_ |a chi |c jpn

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a SystemVerilog入门指南 |A SystemVerilog ru men zhi nan |f (日) 篠塚一也著 |g 黄海, 刘志伟, 张冰等译

• 210 __ |a 北京 |c 机械工业出版社 |d 2025

• 215 __ |a 18, 414页 |c 图 |d 24cm

• 225 2_ |a 集成电路科学与工程丛书 |A ji cheng dian lu ke xue yu gong cheng cong shu

• 314 __ |a 篠塚一也, 1972年毕业于日本名古屋大学理学研究科, 获数学硕士学位, 现任艺术图形EDA开发部架构设计师。主要研究方向为编程语言设计、编译器开发、RTL逻辑综合、SystemVerilog设计及验证开发。主要著作为《基于SystemVerilog的验证基础》(森北出版, 2020)。

• 320 __ |a 有书目 (第413-414页)

• 330 __ |a 本书由24章构成, 全面、详细介绍了SystemVerilog语言。在概述SystemVerilog的概况和发展历史的基础上, 分别介绍了用于设计和验证的构建块, 数据类型, 类, 进程, 赋值语句, 运算符和表达式, 执行语句, 任务和函数, 时钟块, 进程同步和通信, 检查器, 程序, 接口, 包, 模块, 系统任务和系统函数, 基于约束的随机激励生成, SystemVerilog的验证功能, 硬件建模和验证, UVM, 编译器预处理指令, 仿真执行模型。

• 410 _0 |1 2001 |a 集成电路科学与工程丛书

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan

• 610 0_ |a VHDL语言 |A Vhdl Yu Yan

• 690 __ |a TP312.8 |v 5

• 701 _0 |a 篠塚一也 |A xiao zhong yi ye |4 著

• 702 _0 |a 黄海 |A huang hai |4 译

• 702 _0 |a 刘志伟 |A liu zhi wei |4 译

• 702 _0 |a 张冰 |A zhang bing |4 译

• 801 _0 |a CN |b WFKJXY |c 20250927

• 905 __ |a WFKJXY |d TP312.8/774