机读格式显示(MARC)

• 000 01250nam 2200325 450

• 001 0000654431

• 005 20230801090200.0

• 010 __ |a 978-7-121-43705-2 |d CNY89.00

• 100 __ |a 20220815d2022 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a a 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL设计实例手册 |A Verilog HDL she ji shi li shou ce |f 王金明 ... [等] 编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2022

• 215 __ |a 329页 |c 图 |d 26cm

• 225 2_ |a 英特尔FPGA中国创新中心系列丛书 |A ying te er FPGA zhong guo chuang xin zhong xin xi lie cong shu

• 304 __ |a 题名页题其余责任者: 曹阳, 黄颖, 倪雪

• 320 __ |a 有书目

• 330 __ |a 本书以Intel的FPGA芯片为目标器件, 以Quartus Prime、Platform Designer (PD) 、Nios II-Eclipse为软件工具, 以Verilog HDL为设计语言, 选择C4_MB“口袋实验板”为目标板, 通过精选设计案例, 诠释用FPGA实现数字系统设计的思路与方法。

• 410 _0 |1 2001 |a 英特尔FPGA中国创新中心系列丛书

• 606 0_ |a VHDL语言 |A VHDL yu yan |x 程序设计 |j 手册

• 690 __ |a TP312 |v 5

• 701 _0 |a 王金明 |A wang jin ming |4 编著

• 701 _0 |a 曹阳 |A cao yang |4 编著

• 701 _0 |a 黄颖 |A huang ying |4 编著

• 701 _0 |a 倪雪 |A ni xue |4 编著

• 801 _0 |a CN |b WFKJXY |c 20230801

• 905 __ |a WFKJXY |d TP312/764

• 920 __ |a 4370400 |z 1