机读格式显示(MARC)
- 010 __ |a 978-7-111-59334-8 |d CNY37.00
- 099 __ |a CAL 012018061735
- 100 __ |a 20180521d2018 ekmy0chiy50 ea
- 200 1_ |a Xilinx FPGA原理与实践 |A Xilinx FPGA yuan li yu shi jian |e 基于Vivado 和Verilog HDL |f 卢有亮编著
- 210 __ |a 北京 |c 机械工业出版社 |d 2018
- 215 __ |a 235页 |c 图 |d 26cm
- 225 2_ |a 普通高等教育"十三五"规划教材 |A pu tong gao deng jiao yu " shi san wu " gui hua jiao cai
- 225 2_ |a 普通高等教育"十二五"电子信息类规划教材 |A pu tong gao deng jiao yu " shi er wu " dian zi xin xi lei gui hua jiao cai
- 225 2_ |a 普通高等教育"十一五"国家级规划教材 |A pu tong gao deng jiao yu " shi yi wu " guo jia ji gui hua jiao cai
- 300 __ |a 中国大学慕课(MOOD)课程配套教材
- 330 __ |a 本书以目前流行的Xilinx7系列FPGA的开发为主线,全面讲解FPGA的原理及电路设计、VerilogHDL语言及Vivado的应用,并循序渐进地从组合逻辑和时序逻辑的开发开始,深入到FPGA的基础应用、综合应用和进阶应用。本书具有理论和实践紧密结合的特点,在内容的设计上既重视学生对基础理论知识的认知过程,又通过由易到难的19个实践逐步提高理论知识及培养开发能力,为学生提高FPGA设计开发能力及提高知识应用素质提供平台与指导。通过本书的学习和实践,学生能够达到初级FPGA开发工程技术人员的水平。
- 333 __ |a 电子信息类、电气类、自动化类、计算机类、仪器类、能源动力类、航空航天类相关专业学生,广大FPGA开发工程技术人员
- 410 _0 |1 2001 |a 普通高等教育"十三五" 规划教材
- 410 _0 |1 2001 |a 普通高等教育"十二五" 电子信息类规划教材
- 410 _0 |1 2001 |a 普通高等教育"十一五"国家级规划教材
- 517 1_ |a 基于Vivado 和Verilog HDL |A ji yu Vivado he Verilog HDL
- 606 0_ |a 可编程序逻辑阵列 |A ke bian cheng xu luo ji zhen lie |x 系统设计 |x 高等学校 |j 教材
- 701 _0 |a 卢有亮 |A lu you liang |4 编著
- 801 _2 |a CN |b WFKJXY |c 2018-8-2
- 905 __ |a WFKJXY |d TP332.1/13
- 906 __ |a 1568602 |b TP332.1/13 |c 00014 |d 37.00 |a 1568603 |b TP332.1/13 |c 00014 |d 37.00 |a 1568604 |b TP332.1/13 |c 00014 |d 37.00 |a 1568605 |b TP332.1/13 |c 00014 |d 37.00 |a 1568606 |b TP332.1/13 |c 00014 |d 37.00