机读格式显示(MARC)

• 000 01174nam0 2200289 450

• 001 0000477879

• 005 20190313102956.2

• 010 __ |a 978-7-121-35713-8 |d CNY39.80

• 099 __ |a CAL 012019025244

• 100 __ |a 20190313d2019 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 基于Verilog HDL的数字系统设计与实现 |A ji yu Verilog HDL de shu zi xi tong she ji yu shi xian |f 赵科, 鞠艳杰编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2019

• 215 __ |a 231页 |c 图 |d 26cm

• 300 __ |a 普通高等教育“十三五”规划教材 电子信息科学与工程类专业规划教材

• 320 __ |a 有书目

• 330 __ |a 全书共四个部分：第一部分为基础篇，介绍了数字系统设计所使用的软、硬件平台和硬件描述语言；第二部分为入门篇，讲解了组合逻辑电路和时序逻辑电路的设计方法；第三部分为提高篇，详细讲解了状态机的设计方法、IP封装及原理图调用、常用接口电路设计；第四部分为应用篇，阐述了复杂数字电路的设计思路与方法。

• 606 0_ |a VHDL语言 |A VHDL yu yan |x 程序设计 |x 高等学校 |j 教材

• 690 __ |a TP312VH |v 5

• 701 _0 |a 赵科 |A zhao ke |4 编著

• 701 _0 |a 鞠艳杰 |A ju yan jie |4 编著

• 801 _0 |a CN |b NMU |c 20190313

• 905 __ |a WFKJXY |d TP312VH/4

• 920 __ |a 215010 |z 1