机读格式显示(MARC)

• 000 01132nam0 2200313 450

• 001 0000654432

• 005 20230910080200.0

• 010 __ |a 978-7-302-59660-8 |d CNY69.00

• 100 __ |a 20221028d2022 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a y z 000yy

• 106 __ |a r

• 200 1_ |a Verilog数字系统设计与FPGA应用 |A Verilog Shu Zi Xi Tong She Ji Yu Fpga Ying Yong |e MOOC版 |f 赵倩[等]编著

• 205 __ |a 2版

• 210 __ |a 北京 |c 清华大学出版社 |d 2022

• 215 __ |a 366页 |d 26cm

• 304 __ |a 编著还有: 叶波, 邵洁, 周多, 林丽萍

• 330 __ |a 本书按照Verilog数字系统设计的前端设计流程编写，从Verilog HDL、HDL编码指南、逻辑验证到测试平台，在此基础上对当前主流Altera FPGA/CPLD器件的应用进行介绍，并对片上可编程系统进行探讨。

• 606 0_ |a 硬件描述语言 |A Ying Jian Miao Shu Yu Yan |x 程序设计

• 606 0_ |a 现场可编程门阵列 |A Xian Chang Ke Bian Cheng Men Zhen Lie |x 系统设计

• 690 __ |a TP312 |v 5

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 赵倩 |A Zhao Qian |4 编著

• 701 _0 |a 叶波 |A Ye Bo |4 编著

• 701 _0 |a 邵洁 |A Shao Jie |4 编著

• 801 _0 |a CN |b WFKJXY |c 20230828

• 905 __ |a WFKJXY |d TP312/830

• 920 __ |a 4370400 |z 1