机读格式显示(MARC)

• 000 01185nam0 2200277 450

• 001 0000772125

• 005 20250620204500.0

• 010 __ |a 978-7-121-48908-2 |d CNY99.00

• 100 __ |a 20241106d2024 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a 基于Quartus Prime的数字系统Verilog HDL设计实例详解 |A ji yu Quartus Prime de shu zi xi tong Verilog HDL she ji shi li xiang jie |f 徐宏伟, 周润景, 彭雪梅编著

• 205 __ |a 第4版

• 210 __ |a 北京 |c 电子工业出版社 |d 2024

• 215 __ |a X, 464页 |c 图 |d 26cm

• 300 __ |a EDA应用技术 电子信息·Ei精品

• 330 __ |a 本书以Altera公司全新推出的Quartus Prime 18.1为设计平台, 结合大量的实例来介绍基于Verilog HDL的FPGA/CPLD数字系统的设计方法。本书由浅入深地介绍了采用Quartus Prime 18.1进行数字系统开发的设计流程、设计思想和设计技巧。书中实例丰富, 既有简单的数字逻辑电路实例、数字系统设计实例, 也有复杂的数字控制系统设计实例。

• 606 0_ |a VHDL语言 |A VHDL yu yan |x 程序设计

• 690 __ |a TP312.8 |v 5

• 701 _0 |a 徐宏伟 |A xu hong wei |4 编著

• 701 _0 |a 周润景 |A zhou run jing |4 编著

• 701 _0 |a 彭雪梅 |A peng xue mei |4 编著

• 801 _0 |a CN |b WFKJXY |c 20250620

• 905 __ |a WFKJXY |d TP312.8/640=4