机读格式显示(MARC)

• 000 01354nam 2200289 450

• 001 0000770652

• 005 20250613184600.0

• 010 __ |a 978-7-121-48339-4 |d CNY45.00

• 100 __ |a 20240917d2024 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 数字电路的FPGA设计与实现 |A shu zi dian lu de FPGA she ji yu shi xian |e 基于Quartus Prime和Verilog HDL |f 主编陈军波, 何青

• 210 __ |a 北京 |c 电子工业出版社 |d 2024

• 215 __ |a 207页 |c 图 |d 26cm

• 225 2_ |a 卓越工程师培养系列 |A zhuo yue gong cheng shi pei yang xi lie

• 320 __ |a 有书目

• 330 __ |a 本书选用Intel公司的FPGA芯片及Quartus Prime环境，以深圳市乐育科技有限公司的LY-EP4CM型FPGA高级开发系统为硬件平台，共安排14个实验。主要内容包括集成逻辑门电路功能测试、基于原理图的简易数字系统设计、基于HDL的简易数字系统设计、编码器设计、译码器设计、加法器设计、比较器设计、数据选择器设计、触发器设计、同步时序逻辑电路分析与设计、异步时序逻辑电路分析与设计、计数器设计、移位寄存器设计、数模与模数转换等。

• 410 _0 |1 2001 |a 卓越工程师培养系列

• 517 1_ |a 基于Quartus Prime和Verilog HDL |A ji yu Quartus Prime he Verilog HDL

• 606 0_ |a 数字电路 |A shu zi dian lu |x 可编程序逻辑阵列

• 690 __ |a TN790.2 |v 5

• 701 _0 |a 陈军波 |A chen jun bo |4 主编

• 701 _0 |a 何青 |A he qing |4 主编

• 801 _0 |a CN |b WFKJXY |c 20250613

• 905 __ |a WFKJXY |d TN790.2/9