潍坊科技学院图书馆书目检索系统

Online Public Access Catalogue

题名/责任者:

高级HDL综合和SoC原型设计/(印) 瓦伊巴夫·塔拉特著 魏东, 孙健译

出版发行项:

北京:科学出版社,2025

ISBN及定价:

978-7-03-080188-3/CNY78.00

载体形态项:

xii, 255页:图;26cm

统一题名:

Advanced HDL synthesis and SOC prototyping: RTL design using Verilog

丛编项:

数字IC设计工程师丛书

个人责任者:

塔拉特 (Taraate, Vaibbhav) 著

个人次要责任者:

魏东 译

个人次要责任者:

孙健 译

学科主题:

集成电路-芯片-设计

中图法分类号:

TN402

责任者附注:

瓦伊巴夫·塔拉特, “Semiconductor Training@Rs.1”的创办者和导师。1995年获得Shivaji (Kolhapur) 大学的电子学士学位, 并因在所有工程学部中排名第一而获得金质奖章。1999年毕业于印度理工学院孟买分校, 主修航空航天控制与制导, 获得硕士学位。在半定制ASIC和FPGA设计方面有超过15年的经验, 主要使用HDL语言 (Verilog和VHDL) 。曾在多家跨国公司担任顾问、高级设计工程师、技术经理。专业领域包括VHDL设计、Verilog设计、复杂FPGA系统设计、低功耗设计、综合/优化、静态时序分析、使用微处理器进行系统设计、高速VLSI设计, 以及复杂的SoC架构设计。魏东, IC修真院后端设计高级讲师, 20年+集成电路从业经验, 精通数字IC后端实现, 先后就职于奇梦达 (专家工程师) 、航空航天研究所 (专家工程师), 从350nm到7nm的数十款芯片流片经验。孙健, 2009年4月获得西北工业大学信号与信息处理专业硕士学位, 现就职于西安微电子技术研究所, 主要研究方向为微电子学与固体电子学、计算机科学与技术。

提要文摘附注:

本书共16章, 内容包括: 概述、SoC设计、RTL设计指南、RTL设计和验证、处理器设计和架构设计、SoC设计中的总线和协议、存储器和存储控制器、DSP算法与视频处理、ASIC和FPGA综合、静态时序分析、SoC原型设计、SoC原型设计指南、设计集成与SoC综合、互连线延迟和时序、SoC原型设计和调试技巧、板级测试。

豆瓣简介：